本人最近在給一款5V5A Buck電路Layout時發(fā)現(xiàn)由于GND走線不當導致當負載增加到3A時環(huán)路出現(xiàn)不穩(wěn)定，Layout整改后問題已解決，但是不明白其中的根本原因，想聽聽大家的意見，下面是當時整改的情況。
上圖是整改之前的布局，TOP層除了VIN和VOUT剩下的全部鋪了GND銅箔。R1的位置是預留的跳線，和電感串聯(lián)方便到時測電感電流。C5，C6，C7是輸入電容，C1，C2，C3是輸出電容。
上圖是IC周圍的細節(jié)。第二排中間2個和第三排4個球是PGND。
負載3A時測到的SW波形如下：
貌似觸發(fā)了最小TON時間，此時TON為30ns，開關(guān)頻率12MHz，正常情況下TON為140ns，開關(guān)頻率2.4MHz。
上圖是整改的地方，紅線部分把GND銅箔隔斷之后就恢復了正常。
下圖是正常的SW波形
下圖是優(yōu)化后的Layout布局
經(jīng)過測試，優(yōu)化后SW波形正常。
雖然整改好了，但是有點糊里糊涂的，不太明白其中原理，在此想請教一下大家，希望大家?guī)兔Υ鹨桑x謝！
