朱振豪1992：
···dds理論精度是可以達到0.0001HZ的，甚至更高。但是僅限方波，正弦波我用8位DA最高只能做到0.01，這個我做過，因為測頻本身就先要把正弦變成方波，自身就存在誤差。（三相工頻信號源如下圖）[圖片] [圖片] [圖片] ·····至于你說的64DDS我還真不知道啥意思。死區設置其實很簡單，就是把信號上升沿延時一下就好了。建議你先看看純硬件的死區設置是怎么搞得？不過FPGA設置死區網上還真找不到。我給你發一個，你參考一下兄弟...modulesiqu(clk,out,in);//clk驅動信號，in輸入信號，out輸出信號，count死區時間設定變量input clk,in;output out; reg out;reg[7:0]count;always@(posedgeclk) begin if(in==0) out=in; else begin count=count+1; if(count==10) begin out=1; count=0; end endend endmodule