91视频免费?看_蜜芽MY188精品TV在线观看_国产免费无遮挡在线观看视频_深夜国产_亚洲精品欧洲精品_欧美黑人粗暴多交

  • 1
    回復
  • 收藏
  • 點贊
  • 分享
  • 發新帖

PSR原邊反饋開關電源之變壓器設計

目前比較流行的低成本、超小占用空間方案設計基本都是采用PSR原邊反饋反激式,

通過原邊反饋穩壓省掉電壓反饋環路(TL431和光耦)和較低的EMC輻射省掉Y電容,

不僅省成本而且省空間,得到很多電源工程師采用。

比較是新技術,目前針對PSR原邊反饋開關電源方案設計的相關訊息在行業中欠缺。

下面結合實際來講講我對PSR原邊反饋開關電源設計的獨特方法——以實際為基礎。

要求條件:

全電壓輸入,輸出5V/1A,符合能源之星2之標準,符合IEC60950EN55022安規及EMC標準。

因充電器為了方便攜帶,一般都要求小體積,所以針對5W的開關電源充電器一般都采用體積較小的EFD-15EPC13的變壓器,此類變壓器按常規計算方式可能會認為CORE太小,做不到,如果現在還有人這樣認為,那你就OUT了。

磁芯以確定,下面就分別講講采用EFD15EPC13的變壓器設計5V/1A 5W的電源變壓器。

1. EFD15變壓器設計 

目前針對小變壓器磁芯,特別是小公司基本都無從得知COREB/H曲線,因PSR線路對變壓器漏感有所要求。

所以從對變壓器作最小漏感設計入手:

已知輸出電流為1A5W功率較小,所以銅線的電流密度選8A/mm2,

次級銅線直徑為:SQRT(1/8/3.14)*2=0.4mm

通過測量或查詢BOBBIN資料可以得知,EFD15BOBBIN的幅寬為9.2mm

因次級采用三重絕緣線,0.4mm的三重絕緣線實際直徑為0.6mm.

為了減小漏感把次級線圈設計為1整層,次級雜數為:9.2/0.6mm=15.3Ts,15Ts.

IC內部一般內置VDS耐壓600~650VMOS,考慮到漏感尖峰,需留50~100V的應力電壓余量,所以反射電壓需控制在100V以內,

得:(Vout+VF)*n<100,即:n<100/5+1,n<16.6,

n=16.5,得初級匝數NP=15*16.5=247.5

NP=248,代入上式驗證,(Vout+VF*(NP/NS)<100,

(5+1)*(248/15)=99.2<100,成立。

確定NP=248Ts.

假設:初級248TsBOBBIN上采用分3層來繞,因多層繞線考慮到出線間隙和次層以上不均勻,需至少留1Ts余量(間隙)。

得:初級銅線可用外徑為:9.2/(248/3+1)=0.109mm,對應的實際銅線直徑為0.089mm,太小(小于0.1mm不易繞制),不可取。

假設:初級248TsBOBBIN上采用分4層來繞,

初級銅線可用外徑為:9.2/(248/4+1)=0.146mm,對應的銅線直徑為0.126mm,實際可用銅線直徑取0.12mm

ICVCC電壓下限一般為10~12V,考慮到至少留3V余量,取VCC電壓為15V左右,

得:NV=Vnv/(Vout+VF)*NS=15/(5+1)*15=37.5Ts,38Ts.

PSR采用NV線圈穩壓,所以NV的漏感也需控制,仍然按整層設計,

得:NV線徑=9.2/(38+1)=0.235mm, 對應的銅線直徑為0.215mm,實際可用銅線直徑取0.2mm。也可采用0.1mm雙線并饒。

----------------------------------------------------------------------------------------------------------------------------------------

PSR原邊反饋開關電源設計之二——電路設計 

PSR原邊反饋開關電源設計之三——EMC設計技巧

全部回復(621)
正序查看
倒序查看
2011-04-21 21:43

到此,各線圈匝數就確定下來了。

下面來確定繞線順序。

因要工作在DCM模式,且采用無Y設計,DI/DT比較大,變壓器磁芯研磨氣隙會產生穿透力強雜散磁通導致線圈測試渦流,影響EMC噪音,所以需先在BOBBIN上采用0.1mm直徑的銅線繞滿一層作為屏蔽,且引出端接NV的地線。

0
回復
dengyuan
LV.8
3
2011-04-21 21:47

老兄,你的這個設計有沒有考慮可能變壓器繞不下去,8A/mm*mm的電流密度太大了吧,在小適配器中溫升應該不低。EFD15的變壓器原邊需要248TS嗎,太多了。減低匝比有利于提高輸出電壓的電壓調整率。如果是單層絕緣線,其絕緣層的厚度有0.05mm.所以你要仔細驗證你的設計,畢竟很多人會按照你的思路去走的。

0
回復
dengyuan
LV.8
4
2011-04-21 21:53
@javike
到此,各線圈匝數就確定下來了。下面來確定繞線順序。因要工作在DCM模式,且采用無Y設計,DI/DT比較大,變壓器磁芯研磨氣隙會產生穿透力強雜散磁通導致線圈測試渦流,影響EMC噪音,所以需先在BOBBIN上采用0.1mm直徑的銅線繞滿一層作為屏蔽,且引出端接NV的地線。

其實屏蔽初級線圈的繞組屏蔽的繞法,根數,匝數都是有講究的。不是隨便確認的。一般的設計是屏蔽磁芯的繞組的匝數是初級單層繞組的1/2,方向要相反.

屏蔽次級與初級的匝數是初級單層匝數的1/3,方向也要相反,

最好的是次級繞制時骨架能夠調個方向,是其的熱點跟初級的熱點在一邊.

0
回復
2011-04-21 21:56
@dengyuan
老兄,你的這個設計有沒有考慮可能變壓器繞不下去,8A/mm*mm的電流密度太大了吧,在小適配器中溫升應該不低。EFD15的變壓器原邊需要248TS嗎,太多了。減低匝比有利于提高輸出電壓的電壓調整率。如果是單層絕緣線,其絕緣層的厚度有0.05mm.所以你要仔細驗證你的設計,畢竟很多人會按照你的思路去走的。

PSR的電壓調整率不是靠匝比來控制的,后續我會再講電壓調整的調節方式和匝數對PSR線路的EMC影響。放心,變壓器一定得讓你繞下去,后面會有計算的,此方式設計的變壓器我以在多款產品上出貨N批了。

0
回復
2011-04-21 22:01
@dengyuan
其實屏蔽初級線圈的繞組屏蔽的繞法,根數,匝數都是有講究的。不是隨便確認的。一般的設計是屏蔽磁芯的繞組的匝數是初級單層繞組的1/2,方向要相反.屏蔽次級與初級的匝數是初級單層匝數的1/3,方向也要相反,最好的是次級繞制時骨架能夠調個方向,是其的熱點跟初級的熱點在一邊.

你說的這種繞法是不錯,但不適用。

第1,人工成本導致變壓器制造成本高;

第2,會導致線包大,取1/2會導致繞線不均勻而影響漏感。

0
回復
2011-04-21 22:08
@javike
到此,各線圈匝數就確定下來了。下面來確定繞線順序。因要工作在DCM模式,且采用無Y設計,DI/DT比較大,變壓器磁芯研磨氣隙會產生穿透力強雜散磁通導致線圈測試渦流,影響EMC噪音,所以需先在BOBBIN上采用0.1mm直徑的銅線繞滿一層作為屏蔽,且引出端接NV的地線。

繞完屏蔽后,保TAPE1層;

再繞初級,按以上計算的分4層繞制,完成后包TAPE 1層;

為減小初次級間的分布電容對EMC的影響,再用0.1mm的線繞一層屏蔽,包TAPE 1層;

再繞次級,包TAPE 1層;

再繞反饋,包TAPE 2層。

 

 

0
回復
孤鴻影
LV.6
8
2011-04-21 22:08
不錯,學習了。謝謝!
0
回復
2011-04-21 22:16
@javike
繞完屏蔽后,保TAPE1層;再繞初級,按以上計算的分4層繞制,完成后包TAPE1層;為減小初次級間的分布電容對EMC的影響,再用0.1mm的線繞一層屏蔽,包TAPE1層;再繞次級,包TAPE1層;再繞反饋,包TAPE2層。  

可能有人會說:怎么沒有計算電感量?

因前面說了,CORE的B/H不確定,所以得先從確定飽和AL值下手。

把變壓器CORE中柱研磨一點,然后裝上以上方式繞好的線圈裝機,并用示波器檢測Rsenes上的波形,見下圖中R5.

 

0
回復
2011-04-21 22:25
@javike
可能有人會說:怎么沒有計算電感量?因前面說了,CORE的B/H不確定,所以得先從確定飽和AL值下手。把變壓器CORE中柱研磨一點,然后裝上以上方式繞好的線圈裝機,并用示波器檢測Rsenes上的波形,見下圖中R5.[圖片] 

輸入AC90V/50Hz,慢慢加載,觀察CORE有沒有飽和,如果有飽和跡象,拆下再研磨……直到負載到1.1~1.2A剛好出現一點飽和跡象,(此波形需把波形放大到滿屏觀察最佳)

OK,拆下變壓器測量電感量,此時所測得的電感量作為最大值依據,再根據廠商制造能力適當留+3%~+5%的誤差范圍和余量,如:測量為2mH,則取2-2*0.05=1.9mH,誤差為+/-0.1mH.

0
回復
luoshen
LV.6
11
2011-04-21 22:35
@javike
PSR的電壓調整率不是靠匝比來控制的,后續我會再講電壓調整的調節方式和匝數對PSR線路的EMC影響。放心,變壓器一定得讓你繞下去,后面會有計算的,此方式設計的變壓器我以在多款產品上出貨N批了。

順道講講PSR的恒流控制的實現方式吧!那時候沒搞太懂

0
回復
2011-04-21 22:51
@javike
輸入AC90V/50Hz,慢慢加載,觀察CORE有沒有飽和,如果有飽和跡象,拆下再研磨……直到負載到1.1~1.2A剛好出現一點飽和跡象,(此波形需把波形放大到滿屏觀察最佳)OK,拆下變壓器測量電感量,此時所測得的電感量作為最大值依據,再根據廠商制造能力適當留+3%~+5%的誤差范圍和余量,如:測量為2mH,則取2-2*0.05=1.9mH,誤差為+/-0.1mH.

現在再來驗證以上參數變壓器BOBBIN的繞線空間。

已知:E1和E2銅線直徑為0.1mm,實際外徑為0.12mm;

          NP銅線直徑為0.12mm,實際外徑為0.14mm;

          NS銅線直徑為0.4mm,實際外徑為0.6mm;

                   TAPE采用0.025mm厚的麥拉膠紙。

A. 

NV若采用銅線直徑為0.2mm,實際外徑為0.22mm

線包單邊厚度為:E1+TAPE+NP+TAPE+E2+TAPE+NS+TAPE+NV+TAPE

=0.12+0.025+0.14*4+0.025+0.12+0.025+0.6+0.025+0.22+0.025*2=1.77mm.

B.

NV若采用銅線直徑為0.1mm雙線并饒,實際外徑為0.12mm

線包單邊厚度為:E1+TAPE+NP+TAPE+E2+TAPE+NS+TAPE+NV+TAPE

=0.12+0.025+0.14*4+0.025+0.12+0.025+0.6+0.025+0.12+0.025*2=1.67mm.

測量或查EFD15的BOBBIN的單邊槽深為2.0mm,

所以以上2種方式繞制的變壓器都可行。

 

0
回復
2011-04-21 23:13
@javike
現在再來驗證以上參數變壓器BOBBIN的繞線空間。已知:E1和E2銅線直徑為0.1mm,實際外徑為0.12mm;         NP銅線直徑為0.12mm,實際外徑為0.14mm;          NS銅線直徑為0.4mm,實際外徑為0.6mm;                  TAPE采用0.025mm厚的麥拉膠紙。A. NV若采用銅線直徑為0.2mm,實際外徑為0.22mm線包單邊厚度為:E1+TAPE+NP+TAPE+E2+TAPE+NS+TAPE+NV+TAPE=0.12+0.025+0.14*4+0.025+0.12+0.025+0.6+0.025+0.22+0.025*2=1.77mm.B.NV若采用銅線直徑為0.1mm雙線并饒,實際外徑為0.12mm線包單邊厚度為:E1+TAPE+NP+TAPE+E2+TAPE+NS+TAPE+NV+TAPE=0.12+0.025+0.14*4+0.025+0.12+0.025+0.6+0.025+0.12+0.025*2=1.67mm.測量或查EFD15的BOBBIN的單邊槽深為2.0mm,所以以上2種方式繞制的變壓器都可行。 

2. EPC13的變壓器設計

依然沿用以上設計方法,

測量或查BOBBIN資料可得EPC13 BOBBIN幅寬為6.8mm,

次級匝數為:6.8/0.6=11.3Ts,取11Ts.

初級匝數為:11*16.5=181.5Ts,取182Ts.

反饋匝數為:15/(5+1)*11=27.5Ts,取28Ts.

 

0
回復
2011-04-22 08:00
@javike
2.EPC13的變壓器設計依然沿用以上設計方法,測量或查BOBBIN資料可得EPC13BOBBIN幅寬為6.8mm,次級匝數為:6.8/0.6=11.3Ts,取11Ts.初級匝數為:11*16.5=181.5Ts,取182Ts.反饋匝數為:15/(5+1)*11=27.5Ts,取28Ts. 

………………

繼續,EPC13的繞線方式同EFD15,再這里就不再重復了。

以上變壓器設計出的各項差數是以控制漏感為出發點的,各項參數(肖特基的VF,MOS管的電壓應力余量……)都是零界或限值,實際設計中會因次級繞線同名端對應輸出PIN位出現交叉,或輸出飛線套鐵氟龍套管,或供應商的制程能力,都會使次級線圈減少1~2圈,對應的初級和反饋也需根據匝比減少圈數;另,目前市場的競爭導致制造商把IC內置MOS管的VDS耐壓減小一點來節省成本,為保留更大的電壓應力余量,需再減少初級匝數;以上的修改都會對EMC輻射造成負面影響,對應的取舍還需權衡,但前提是必須使產品工作在DCM模式。

0
回復
miky1188
LV.6
15
2011-04-22 08:22
mark
0
回復
LV.1
16
2011-04-22 08:34
@javike
現在再來驗證以上參數變壓器BOBBIN的繞線空間。已知:E1和E2銅線直徑為0.1mm,實際外徑為0.12mm;         NP銅線直徑為0.12mm,實際外徑為0.14mm;          NS銅線直徑為0.4mm,實際外徑為0.6mm;                  TAPE采用0.025mm厚的麥拉膠紙。A. NV若采用銅線直徑為0.2mm,實際外徑為0.22mm線包單邊厚度為:E1+TAPE+NP+TAPE+E2+TAPE+NS+TAPE+NV+TAPE=0.12+0.025+0.14*4+0.025+0.12+0.025+0.6+0.025+0.22+0.025*2=1.77mm.B.NV若采用銅線直徑為0.1mm雙線并饒,實際外徑為0.12mm線包單邊厚度為:E1+TAPE+NP+TAPE+E2+TAPE+NS+TAPE+NV+TAPE=0.12+0.025+0.14*4+0.025+0.12+0.025+0.6+0.025+0.12+0.025*2=1.67mm.測量或查EFD15的BOBBIN的單邊槽深為2.0mm,所以以上2種方式繞制的變壓器都可行。 

來學習的。。。。。。。

樓主,能整個PSR的具體芯片來講講控制的不?

0
回復
2011-04-22 08:42
@
來學習的。。。。。。。樓主,能整個PSR的具體芯片來講講控制的不?

PSR線路設計變壓器很關鍵,所以先講變壓器。

后續會繼續講出設計PSR的具體每個元件的設計,包括取樣電阻,吸收回路,保護設計及EMC控制方法。

0
回復
LV.1
18
2011-04-22 09:08
@javike
PSR線路設計變壓器很關鍵,所以先講變壓器。后續會繼續講出設計PSR的具體每個元件的設計,包括取樣電阻,吸收回路,保護設計及EMC控制方法。
期待你的大作喲。。。
0
回復
2011-04-22 09:16
源源幫頂~~~~大家來討論下~~~
0
回復
jim2228887
LV.2
20
2011-04-22 09:19

好東西,要好好學習一下。

0
回復
LV.1
21
2011-04-22 09:24
@miky1188
mark[圖片]
PSR原邊反饋反激式,雖然成本降低了,但是電性能的穩定性不怎么好,基本上都會隨著工作環境的稍微改變而變化.
0
回復
2011-04-22 09:32
@javike
………………繼續,EPC13的繞線方式同EFD15,再這里就不再重復了。以上變壓器設計出的各項差數是以控制漏感為出發點的,各項參數(肖特基的VF,MOS管的電壓應力余量……)都是零界或限值,實際設計中會因次級繞線同名端對應輸出PIN位出現交叉,或輸出飛線套鐵氟龍套管,或供應商的制程能力,都會使次級線圈減少1~2圈,對應的初級和反饋也需根據匝比減少圈數;另,目前市場的競爭導致制造商把IC內置MOS管的VDS耐壓減小一點來節省成本,為保留更大的電壓應力余量,需再減少初級匝數;以上的修改都會對EMC輻射造成負面影響,對應的取舍還需權衡,但前提是必須使產品工作在DCM模式。
從08年市場上推出PSR原邊反饋方案到現在我一直都有在用此方案設計產品,回顧看看,市場上也出現了很多不同品牌的PSR方案,但相對以前剛推出的PSR控制IC來說,有因市場反映不良而不斷改進的部分,但也有因為惡性競爭而COST DOWN的部分。主要講講COST DOWN的部分。
0
回復
2011-04-22 09:34
@
PSR原邊反饋反激式,雖然成本降低了,但是電性能的穩定性不怎么好,基本上都會隨著工作環境的稍微改變而變化.
穩定性和成本是沒有直接關系的,有的只是間接關系,穩定性的直接關系是設計,原邊反饋設計好了,一樣的穩定。
0
回復
wuyulong18
LV.3
24
2011-04-22 09:39
@javike
輸入AC90V/50Hz,慢慢加載,觀察CORE有沒有飽和,如果有飽和跡象,拆下再研磨……直到負載到1.1~1.2A剛好出現一點飽和跡象,(此波形需把波形放大到滿屏觀察最佳)OK,拆下變壓器測量電感量,此時所測得的電感量作為最大值依據,再根據廠商制造能力適當留+3%~+5%的誤差范圍和余量,如:測量為2mH,則取2-2*0.05=1.9mH,誤差為+/-0.1mH.
能有個具體的波形就好了,對于我這種新手來說,都不知道怎么是飽和,怎么是沒飽和。
0
回復
2011-04-22 09:43
MARK學習!!!
0
回復
2011-04-22 09:47
@javike
從08年市場上推出PSR原邊反饋方案到現在我一直都有在用此方案設計產品,回顧看看,市場上也出現了很多不同品牌的PSR方案,但相對以前剛推出的PSR控制IC來說,有因市場反映不良而不斷改進的部分,但也有因為惡性競爭而COSTDOWN的部分。主要講講COSTDOWN的部分。

因受一些品牌在IC封裝工藝上的專利限制,所以目前大部分的內置MOS的IC(不僅是PSR控制IC,也包括PWM 控制IC)采用的是在基板上置入控制晶圓和MOS晶圓,之間用金線作跳線連接,這樣就有2個問題產品了:

1. 金線帶來的EMC輻射。

2. 研制控制晶圓的公司可以自己控制控制晶圓的成本,但MOS晶圓一般采用的從MOS晶圓生產上購買,這樣一來,MOS晶圓的成本控制也成為IC成本控制的案上肉。

0
回復
2011-04-22 09:52
@javike
因受一些品牌在IC封裝工藝上的專利限制,所以目前大部分的內置MOS的IC(不僅是PSR控制IC,也包括PWM控制IC)采用的是在基板上置入控制晶圓和MOS晶圓,之間用金線作跳線連接,這樣就有2個問題產品了:1.金線帶來的EMC輻射。2.研制控制晶圓的公司可以自己控制控制晶圓的成本,但MOS晶圓一般采用的從MOS晶圓生產上購買,這樣一來,MOS晶圓的成本控制也成為IC成本控制的案上肉。

輻射可以采用優化設計來控制。

但MOS晶圓的COST DOWN的路徑來源于降低其VDS的耐壓,目前已有很多不同品牌的IC將VDS為650V的內置MOS降到620~630V,甚至560~600V。

這樣一來,只控制漏感降低VDS峰值電壓是不夠的,所以還需為VDS保留更大的電壓應力余量。

0
回復
2011-04-22 09:57
@javike
輻射可以采用優化設計來控制。但MOS晶圓的COSTDOWN的路徑來源于降低其VDS的耐壓,目前已有很多不同品牌的IC將VDS為650V的內置MOS降到620~630V,甚至560~600V。這樣一來,只控制漏感降低VDS峰值電壓是不夠的,所以還需為VDS保留更大的電壓應力余量。

下面再以EPC13為實例,講講優化設計后的變壓器設計。

方法同上……

先計算出次級,

因考慮到輸出飛線套鐵氟龍套管或輸出線與BOBBIN PIN位交叉,所以需預留1匝空間,得,

次級匝數為:6.8/0.6-1=10.3,取10Ts.

0
回復
lianghongce
LV.5
29
2011-04-22 09:58
@jim2228887
好東西,要好好學習一下。
那個R5上的波形是什么樣的最好,能否貼上個圖啊?我和你的算法差不多,我只是在前面就求出了電感量而已,你感覺我這種做法如何?
0
回復
2011-04-22 10:18
@javike
下面再以EPC13為實例,講講優化設計后的變壓器設計。方法同上……先計算出次級,因考慮到輸出飛線套鐵氟龍套管或輸出線與BOBBINPIN位交叉,所以需預留1匝空間,得,次級匝數為:6.8/0.6-1=10.3,取10Ts.

再計算初級匝數,

因考慮到為MOS管留更大的電壓應力余量,所以反射電壓取之前的75%

得:(Vout+VF)*n<100*75%,

輸出5V/1A,采用2A/40V的肖特基即可,2A/40V的肖特基其VF值一般為0.55V。

代入上式得:n<13.51,

取13.5,得NP=10*13.5=135Ts.

代入上式驗證(5+0.55)*(135/10)=74.925<75,成立。

確定NP=135Ts.

0
回復
juck851212
LV.2
31
2011-04-22 10:20
@jim2228887
好東西,要好好學習一下。
好好學習 天天向上!
0
回復
主站蜘蛛池模板: 安平县| 福州市| 平南县| 城步| 三门峡市| 南靖县| 南丹县| 呼伦贝尔市| 田林县| 古交市| 安图县| 马公市| 白城市| 漯河市| 会同县| 长寿区| 白河县| 教育| 长泰县| 尤溪县| 肥东县| 南阳市| 绥芬河市| 商丘市| 金平| 深圳市| 兴仁县| 修武县| 简阳市| 翁牛特旗| 高陵县| 东丰县| 安岳县| 福泉市| 青川县| 天峨县| 隆尧县| 武邑县| 常德市| 龙江县| 桂平市|