開氣隙的作用和目的：第一，能使磁芯的等效磁路長度增加，減少剩余磁感應強度；第二，雖然不能對磁通的直流成分進行完全修正，但是能使磁通的直流成分基本維持不變，因氣隙增加了磁路中的磁阻，在磁動勢一定時，可以控制磁芯的磁通密度，從而平衡直流成分的影響

還有，大部分的能量存儲在氣隙中：氣隙的磁阻比磁芯大得多，導致大部分磁動勢都降落在氣隙上，氣隙跟磁通密度成反比

中柱開氣隙，可以減小電感量，增加了漏感，會出現電壓尖峰，使得Mosfet的電壓應力加大

那請問一下：上述例子中，增加了氣隙，輸出功率是如何變化的？是變大還是變小？

非常謝謝！！

如果均能正常工作，氣隙越大，電感量越小，能輸出的功率自然就越大。

你好！正如這樣所說，如果均能正常工作，氣隙越大，電感量越小，能輸出的功率自然就越大。

那我想問一下：如果想讓 氣隙大的變壓器（二號變壓器） 輸出 與氣隙小的變壓器（一號變壓器） 輸出一樣的功率，應該通過什么方式來實現？ 比如 通過調整開關頻率 能實現嗎？如果能，那么開關頻率應該調高 還是降低？

非常謝謝！！

在變壓器溫升允許的情況下，頻率越大，輸出功率的能力越大。

理論上說，變壓器存儲的能量就是B*H*f的積分，對變壓器來說，Bmax是固定的。氣隙越大，H就越大，存儲的能量就越大。頻率越大，存儲的能量就越大。

那按照你的講解，如果我想讓 氣隙大的變壓器（二號變壓器） 輸出 與氣隙小的變壓器（一號變壓器） 輸出一樣的功率， 那么，我就要降低開關頻率，這樣就可以實現了，是嗎？

非常謝謝！！

好吧，理論上可以這么理解，實際影響因素很多，要仔細計算。

非常謝謝你，新月GG

在反激電路中，存在這樣的關系：輸入電壓越低時，開關占空比越大，隨著輸入電壓的升高，開關占空比會減小。

當面臨這種情況：輸入電壓較低時（比如輸入電壓為100V），開關占空比就比較小（比如5%）。這樣的話，隨著輸入電壓的升高，開關占空比 會逐漸減小。

問題是這樣的：開關占空比過小，會產生什么問題？如果發生上述情況，在變壓器不改變的情況下，外圍電路的元件改如何修改？

非常謝謝！!

要按照最惡劣條件下去設計占空比啊，即低壓輸入滿載輸出時占空比設計到接近0.5（也可大于0.5，要看芯片，以及主電路工作狀態），這樣高壓輸入滿載輸出時占空比不會太小。

占空比能否過小，要看芯片的極限開關頻率和開關速度。根據芯片資料選擇合適的最小占空比。假如驅動脈沖寬度小于開關延遲時間，那就有問題了。

我當初也是按照這種情況去設計的。但現在元件都安裝好之后，我去進行測量。發現導通的時間特別短，占空比太小。

不清楚是因為變壓器的問題還是其他問題？因為變壓器繞制的氣隙 比我要求的氣隙 大。

現在想通過更改外圍電路 來進行改善。請指導！！

非常謝謝！！

你現在占空比小的具體條件是什么？比如輸入電壓、輸出電壓、輸出電流、開關頻率、占空比、變壓器匝比、原邊電感量 各是多少？

我最初的設計值是：

我使用UC2842作為開關IC。再進行變壓器設計時，我考慮的數值是：最大占空比48%，輸入電壓為100V，總輸出最大功率為25.8W（5V輸出3.6W,+15V輸出4W等等），開關頻率為100KHZ,使用TDK 的PC47 EI25-Z 作為磁芯。

最終我得到的設計值是：原邊匝數為78，原邊最小電感量為355uH. +5V 繞了5圈。

但現在實際測量導通的時間很短，不足1us.

請進行講解！

非常謝謝！！

理論計算如下，如果實際和計算不符合，就要去找找原因了。

DCM flyback:

Ug=Ui*(2^0.5）

n=No/Ni=5/78

Uor=Uo/n=5V/(5/78)=78V

Mr=Uor/Ug

Mr=d/(1-d)　　=>　　d=1/((1/Mr)+1)

d*Ts=d/fs

根據以上：

當Ui=100V是，d=0.36，d*Ts=3.6us

當Ui=220V是，d=0.20，d*Ts=2.0us