在上周的VHDL語言程序科普中，本文為剛剛結(jié)束程序設(shè)計的新人工程師們介紹了一種利用程序語言設(shè)計的單次觸發(fā)的單穩(wěn)態(tài)電路設(shè)計方案，并提供了VHDL源程序方便工程師參考。在今天的文章中，我們將會介紹一種使用VHDL程序所設(shè)計的可重觸發(fā)的單穩(wěn)態(tài)電路，希望通過本文的介紹，對新人工程師的工作和學(xué)習(xí)提供一定的幫助。

可重觸發(fā)的單穩(wěn)態(tài)電路是目前應(yīng)用范圍最廣泛的電路結(jié)構(gòu)之一，這種電路在民用建筑、照明系統(tǒng)等方面都是非常常見的。在本文所介紹的VHDL程序設(shè)計中，我們選擇利用TTL單穩(wěn)態(tài)觸發(fā)器74LS123來完成這種電路的設(shè)計。

那么，與單次觸發(fā)的單穩(wěn)態(tài)電路相比，可重觸發(fā)指的是什么意思？應(yīng)當如何完成對VHDL程序的編寫呢？首先來看可重觸發(fā)的設(shè)計思路，這里指的可重復(fù)觸發(fā)，指的是在單穩(wěn)態(tài)電路被觸發(fā)后，在回到穩(wěn)態(tài)之前（在這里即輸出端q為'1'期間）仍可以繼續(xù)進行觸發(fā)，同時在此期間輸出端始終保持為'1'不變，直到最后一次觸發(fā)T時間（即所設(shè)定的輸出端暫穩(wěn)態(tài)的保持時間）后，才回到穩(wěn)態(tài)，在這里即輸出端q為'0'。實現(xiàn)這一功能其實非常簡單，只需在單次觸發(fā)的VHDL程序上增加一個進程，用來處理重觸發(fā)過程即可。所編寫的原程序清單如下：

可以看到，這段程序是在單次觸發(fā)的單穩(wěn)態(tài)電路源程序基礎(chǔ)上增加了一個信號cnt-tf和一個ReTRIG進程。在這段VHDL程序的設(shè)計中，信號ent.tf的作用與q_tf類似，用來在進程]觸發(fā)后仍可以捕捉觸發(fā)信號ReTRIG和COUNT之間傳遞狀態(tài)。ReTRIG進程則使程序在被，并使計數(shù)器cnt復(fù)位，實現(xiàn)重觸發(fā)功能。

在了解了這種可重觸發(fā)的單穩(wěn)態(tài)電路的源程序設(shè)計思路后，下面我們來看一下這一電路在實際運行的過程中是如何工作的。在上文中所提供的VHDL源程序中，當這一電路程序被第1次觸發(fā)后，其輸出端4為'1'，計數(shù)器cnt開始計數(shù)，這時若觸發(fā)信號tr再次來到，則會啟動ReTRIG進程，由于計數(shù)器已經(jīng)開始計數(shù)，cnt不等于.，因此cnt_tf信號被置'1'，同時cnt.tf信號傳遞到COUNT進程，計數(shù)器cnt被清零，并重新開始計數(shù)，從而實現(xiàn)重觸發(fā)功能。