應該和Ids上升斜率有關.

峰值電流不是有限制嗎?

電流斜率不一樣,高壓時斜率大.輸出功率大,而你輸出是不變的,只有脈沖個數變少了.

這種跳頻技術是怎么實現的呢?

利用輸出電壓的紋波實現的,類似于滯回控制.

還是不是很清楚;能說的詳細一些嗎?

可以去看DATASHEET,當輸出電壓高于參考時,EN腳被拉低,IC停止開關;低于參考時,EN腳斷開,IC開關操作,輸出能量.

你們的DATASHEET沒有解釋高壓時斜率對功率的影響,只解釋負載變化時頻率變化的現象

Pin=0.5*L*I*I*f,當L,I,f最大值確定后,功率就是受限的,與輸入電壓沒有關系,輸入電壓應該只影響占空比

電流檢測比較器有延時,不同的輸入電壓,電流上升的斜率不一樣,雖然比較器在相同的限流點翻轉,由于時延,就會導致不同的輸入電壓,實際的漏極電流不一樣,當然每個周期儲存的能量不同了.

IC的DATASHEET一般只解釋IC的功能,不可能介紹電源設計的各個方面. 電源的設計需要自己去理解.

連續方式公式不是這樣的.

是不是DATASHEET中FIG25限流點隨電流斜率上升而增大?
保持限流點恒定好象技術上有困難.

我搞的電源工作在斷續

那就是第11帖所說的原因了.

就是FIG25.
模擬電路的反應總是需要時間的.實際上可以實現限流點基本恒定,不過IC內部和外部要增加一些電路,向我們的TOP通過X腳的上拉電阻就可以實現.

TNY26X能否通過外圍電路的方法實現限流點恒定,這樣可以限功率,同時變壓器不易飽和,不過原來的變頻功能似乎更有利于EMI改善及效率提高

TNY限流點沒辦法外部調節,但可以通過次級加限流電路來實現.

希望有更多的資料或實驗數據說明di/dt斜率對Ip(pk)的影響,設計時考慮全面一些

針對具體設計,你可以自己去計算.
di/dt=Vdc/L, 從手冊查出關斷延遲時間,即dt=150ns. 這樣di就算出來了,再加上IC的限流點,就是最后關斷時的電流值.要善于動腦筋和充分利用數據手冊.

就是Current Limit Delay tILD吧?
再請教一些問題,BP對S接一個較大電容對電源性能有什么影響?按照DATASHEET的說明,有輔助電源供電給BP,待機功耗小于50mW,而沒有輔助繞組功耗要大,對帶負載時的效率有沒有影響?

對TNY-II,BP腳接大電容只是啟動時間會稍微長一點,對其他性能無影響.
對TNY-III,BP腳是個多功能腳,可以看DATASHEET.

看了你的另一個帖子,才了解你的問題所在.
建議你詳細去看我們的DATASHEET,先真正了解ON/OFF工作方式.在高壓時,由于上面解釋的關斷延遲的原因和限流點的變化,脈沖個數會變化.但IC本聲的工作頻率是不會變的.
其實,只要你的電源工作正常,你是不用去關心工作頻率的,IC內部有一個狀態機(可以看作一個簡單的MCU),它會根據負載情況自己去調整IC的限流點,表面現象就是脈沖個數在變.具體的變化條件可能只有設計IC的人知道.總之,電源工作正常就不要去管脈沖個數(就是你認為的頻率)

TNY-IIBP對地接電容用輔助繞組供電或只接電容對電源的效率(帶負載)有什么影響?

用輔助繞組效率高.

能否解釋原因,如何設計?

芯片消耗的電流是一定的,高壓供電消耗的功率肯定大于低壓.設計方法手冊上有,一般供電取10V以上電壓,減去內部穩壓管的6.4V,然后設定電流為2-3mA,算出電阻就可以了.

加輔助繞組供電后,高壓供電電路就停止供電了嗎?

TNY-II有四級限流點,當負載很輕的時候,工作在最小限流點,很多開關周期都被跳過去了,當負載加重時,若有6個連續周期,都在進行導通關斷的操作,限流點就跳到上一級了.這在datasheet中的ON/OFF Operation with Current Limit State Machine這一節中有較詳細的解釋.在一些CRITICAL的設計中,就可利用這一特點,使有效開關頻率極低,避免干擾.

當然.