輔助繞組盡量靠近次級才能把輔助繞組的電壓降下來。

沒明白怎么個盡量靠近

沒明白怎么個盡量靠近

串了一個33R也沒什么用

從Vor來看，你的電源的Vor 不大，比較大是漏感造成的尖刺。 

漏感是沒做到設計要求，設計時要10UH，到我實測的是25UH左右，但是也不至于平臺以上的電壓會有這么高啊

你可以做一個漏感低一點的來測試看。因為這里就是漏感影響的.

謝工。我今天在測效率的時候發現個問題，我用電阻做的負載，當電阻接上去電壓是4.96V，功率計的輸入功率是77W，當我在輸出那里串一只萬用表測電流時，電流時8.8A左右，用另一表測電壓也是4.96的樣子，但這時候功率計的輸入功率變小了，只有61W的樣子了。想不明白是什么原因

應該是萬用表的內阻造成的，我剛測了有0.5R

是的，萬用表有內阻。

謝工，我現在做的5V12A的電源VDS波形怎么是下面這樣子，我帶的0.4R的負載，輸入交流是150V，示波器每格式50V。上面那部分震蕩是哪里來的啊， 

上面的振蕩是漏感造成的。

1。減少漏感。2， 加大漏感吸收能力。

可以，不過問題高壓是輔助繞組的電壓高了之后，損耗很大。