歡迎進入LLC的世界 。。。

多謝捧場

計算公式摘自網絡。

1.輸入輸出指標
1.1.輸入電壓范圍：Vinmin=250VDC，Vinmax=420VDC
1.2.輸入額定電壓：VinNom=400VDC
1.3.輸出電壓電流（最大值）:24V8A (12V 17A)
1.4.輸出功率：Po=24*8=192W 12*17=204W
2.選擇諧振頻率和工作區域
2.1.諧振頻率fr=100KHZ
2.2.額定輸入時，電源工作在fr
3.計算變壓器變比和諧振元件值
3.1.理論變比

3.5.計算Q,fmin,fmax,Ls,Lp,Cr

3.6.核算Im>Ip

這邊計算的Coss和Cstray不知道是什么，500*10-12  和200*10-9也不知從何而來。
Im＞Ip  如不滿足需降低Q或者增大Lr+Lp

4.計算功率器件電壓電流應力
4.1.初級電流有效值

24/(8*8.1*2.82)√（2*8.14*2.822/(Lm2*1002)+8*3.142）
=0.1313√（（68464.95/(Lm2*104)）+78.8768）
后由計算結果反推Lm為0.313.  這里的Lm是什么？
=0.1313√（（68464.95/(0.3132*104)）+78.8768）
=1.6A

4.2.MOS電壓，電流最大值，電流有效值

4.3.次級整流管電壓，電流，損耗（24V輸出計算）

4.4.諧振電容電流有效值、最大電壓

4.5.輸出電容的電流有效值（f=fr,24V輸出）

5.選擇器件和變壓器設計
5.1.Mos：滿足20%余量，電壓500V，電流從發熱和Coss考慮（保證高壓時ZVS）
5.2.Cr：滿足RMS電流的要求，電壓為計算值1.5倍左右
5.3.Co：滿足RMS電流要求
5.4.D：電壓滿足20%余量，電流考慮到不平衡，取40%余量，其余從發熱考慮變壓器實際變化

5.5.初級最小匝數   變壓器暫定使用ER3542雙槽

初級最小匝數這邊的計算取的是Fmin，也有另外的地方取的是fo，即100K。還不確定哪里最合適。

我是按最低頻率算的。。。

OK！跟著版主走。今天繪制原理圖了。

5.6.選擇次級匝數，計算初級匝數，使其大于46
N12V=3T；N24V=5T
NP=Nreal*5=9.35*5=46.75取47T＞46
計劃初級單槽，次級和反饋同槽，反饋使用三層絕緣線，其他都使用絞線。
5.7.線徑計算
電流密度取6，
Irms=1.6  1.6/6=0.27mm2 取0.1*40或0.6單根或0.4兩根。
Io取1.3mm2  160或170根0.1絞線。
反饋繞組 考慮帶一個0.45A風扇，取1A，0.46三層絕緣線單根。
5.8.最終結果
NP=47T 0.1*40絞線
N12V=3T 
N24V=5T 0.1*80 絞線 兩組
Nvcc19.2V=4T 0.46三層絕緣線
ER3542 臥式

6.如何做出合適的漏感LS。
6.1.方法1，用雙槽主變壓器設計出漏感（初次距離越遠，漏感越大。可以用擋墻來增加初次級距離）
6.2.方法2，外置諧振電感。用鐵硅鋁23*16*8 100uH 0.1*40絞線（或可用ATQ25/16）
6.3.兩種都留好位置。

7.PFC電感設計
PFC電感偷懶，使用表格直接計算了。

8.仿真實驗
LTspice原理圖繪制。

空載 MOS ZVS零電壓開通

200W 滿載  次級DIODE電壓與電流波形   ZVS

PFC電感計算與諧振仿真結束。對于諧振波形還是只有一知半解，還是先炸機實測再說吧。

下一步繪制原理圖

直呼高手。

直呼高手。

坐好學習

多炸幾次就炸出經驗了

做出來沒有？？

今天開始調試。先調試6599芯片周邊電路。首次上電，居然連波都沒有

只要做出來，后續肯定不會太難，我現在還在計劃如何選型，怎么布局PCB，估計年底才能打樣

問題找到了沒有哦。 如果沒有好好讀一下 6599 IC一腳的說明。  SS軟啟動的限制條件。 

問題已經找到。調試的時候，CS腳電路沒有連接。以為懸空也可以。實際需要先接地。接地后正常發波。

輸入PFC未調試，用AC整流濾波后直接加給LLC功率部分，芯片繼續用穩壓電源供電。輸出電壓24.5V穩定，輸入功率0.7W，已經工作在跳頻模式，但是這個跳頻看起來有點奇怪。而且聲音很大（變壓器未浸油漆）。

下圖展開

開關管已ZVS

發現這個一個問題。空載待機時間久了之后，驅動信號會關閉。導致輸出為0.

用我們的智能整流器，有DFN8*9,DFN5*6，TO-220封裝，40V-150V都有，目前客戶做的24V20A,36V20A,12V33A,48V20A都有生產。可以直接替換二極管和SR IC加mosfet,用法和二極管一樣，效率和同步整流一樣。

坐等更新 跟你學習

版主調出來了嗎？我這邊在用L6699D做，設計輸出15V，可實際輸出有23V，怎么調求指點

進度更新。

現在調試到400VAC輸入情況下，24.5V8A滿載 輸入功率214W  效率91.59% （效率還不理想） 次級使用20200肖特基，同步整流未調試。諧振頻率在100KHZ。結果這幾天的摸索，對LLC諧振有了初步的一點點了解。

下一步調整待機跳頻工作狀態。（之前跳頻腳沒有讓他工作）。

現在發現一個問題。跳頻腳PIN5接到光耦腳后，無法輸出正常電壓（開機瞬間有一次20V左右輸出，然后芯片就關斷輸出了。）現階段還不知道如何調整這里。

先跳過這一步，調整限流保護吧。

我也剛搞，經驗不多。有問題可以 互相Q交流

待機跳頻已經調節完畢。

下一個問題。空載跳頻的情況下，多帶一會兒，他居然會自己保護關機。癥狀很像8腳保護，但是我8腳是接地的呀。奇怪

太難調了，我這里有容易的芯片，兄弟

一起學習

現在新一代的LLC采用的不是變頻方式，固定頻率，變頻的技術矛盾就是說，負載輕，頻率提高，其中一個并聯的電感的勵磁電流小，越高頻率越小，公式，零電壓導通的條件就是LIIF大于等于CUUF,那么，勵磁能量小于開關管與并聯電容的電容能量，就失去零電壓導通，變成容性電容，會引起管子發熱想象，頻率低時，由于與頻率比例關系，頻率降低，并聯電感的勵磁電流大，造成疊加無功電流平方的損耗。所以，LLC變頻的不是一個高效率變換器，在于技術的自相矛盾，需要的時候不給即頻率高，不需要的時候多給即頻率低的條件下，所以，新一代LLC采用固定頻率，全橋偽相移的結構方式，其中的一個并聯電感完全屬于電感與電容諧振的置換，這樣子就可以確定諧振參數，在于頻率固定，當然，具體方式大家一概不知道，屬于新一代的最先進的方式。新一代先進的高效率低損耗，就是固定頻率模式。                                                                                                                                                                                                          

這種方式，開關管子的波形，屬于梯形波，存在一個斜率，管子并聯的電容比較大，波形軌跡無損吸收開關管的關斷損耗，轉移到電容，由于諧振，零電壓導通，這樣的損耗大大減小，效率提高，同樣可以提高使用頻率。普通VWOS使用200千赫頻率的效率仍然非常高。

多謝指點。之前本人制作了硬開關半橋的一些產品。現在看LLC效率已經是非常好了。先把LLC消化吸收，進一步再學習軍長說的這個新的拓補。